

甘肃省大学生创新创业训练计划 项目申报表 (创新训练项目)

推荐学校：	西北师范大学 (盖章)
项目名称：	基于 FPGA 的脉冲神经网络硬件实现研究
所属一级学科名称：	计算机类
项目负责人：	李欣悦
联系电话：	17361631572
指导教师：	蔺想红
联系电话：	13893325910
申报日期：	2019年4月25日

甘肃省教育厅 制

项目名称		基于 FPGA 的脉冲神经网络硬件实现研究					
项目所属一级学科		软件工程					
项目实施时间		起始时间：2018 年 11 月			完成时间：2019 年 11 月		
项目简介 (100 字以内)	<p>本项目结合 FPGA 的可编程特点，对二维分段线性脉冲神经元模型进行电路构建，实现具有生物可解释性的神经计算特性仿真，并扩展至脉冲神经网络的实时通信模拟并分析其硬件资源占用比率和性能功耗大小，进一步构建大规模脑皮层神经系统的模拟与动态特性分析。</p>						
申请人或申请团队	主持人	姓名	年级	学号	所在院系/专业	联系电话	E-mail
		李欣悦	16级	201671020210	计算机科学与工程学院 软件工程	17361631572	706304846@qq.com
	吴珊珊	16级	201671010228	计算机科学与工程学院 物联网工程	18894026992	1661794152@qq.com	
	成员	谭 朵	16级	201671010130	计算机科学与工程学院 网络与信息安全	15193119245	740636132@qq.com
		后新莉	16级	201671030108	计算机科学与工程学院 卓越工程	18193282219	511253079@qq.com
		高玮蔚	16级	201671020206	计算机科学与工程学院 软件工程	13359456591	1356193894@qq.com
		石国勇	17级	2017211634	计算机科学与工程学院 计算机科学与技术	18809424328	2336525986@qq.com
		郑栋豪	17级	2017211645	计算机科学与工程学院 计算机科学与技术	18394162853	1515532763@qq.com
		杨晓飞	17级	2017211635	计算机科学与工程学院 计算机科学与技术	18368915293	2516066484@qq.com
		杨 洁	18级	2018211743	计算机科学与工程学院 软件工程	15769392975	971172659@qq.com

指导教师	第一指导教师	姓名	蔺想红	单位	计算机科学与工程学院	
		年龄	43	专业技术职务	教授	
	主要成果		<p>主持和承担各类科研项目 12 项，其中国家级 3 项、省部级 4 项。在《Neurocomputing》《Information Sciences》《Frontiers in Neuroscience》等国际期刊，以及 IJCNN、ICANN 等国际会议发表学术论文 60 余篇，其中 SCI、EI 检索 40 余篇。获得甘肃省科技进步奖二等奖、三等奖各 1 项，甘肃省高等学校科技进步奖一等奖 1 项，三等奖 2 项，获得软件著作权 20 项。承担本科生的《C 语言程序设计》《面向对象程序设计（Java）》等课程，研究生的《面向对象技术》《计算智能》《神经网络与深度学习》课程。在科学出版社出版了专著《脉冲神经网络原理及应用》。</p>			
	第二指导教师	姓名	王向文	单位	计算机科学与工程学院	
年龄		28	专业技术职务	助理工程师		
主要成果		<p>参与和完成各类科研项目 6 项，其中国家级 1 项、省部级 4 项。在《Neurocomputing》《Frontiers in Neuroscience》等国际期刊，以及 ICIC 等国际会议发表学术论文 15 余篇，其中 SCI、EI 检索 10 余篇。获得甘肃省高校科研优秀成果奖（科学技术类）三等奖 1 项，获得软件著作权 8 项。</p>				

一、申请理由

本项目创新团队以“指导教师—本科生—企业”三级模式构建，达到科学、高效地培养学生和获取高质量科研成果的目的。项目团队进行了多年的脉冲神经网络进化与学习方面的理论研究，具备丰厚的知识储备。目前团队有指导教师 2 名，学生 8 名。学生团队成员主要介绍如下：

1.1 项目负责人情况介绍

李欣悦，计算机科学与工程学院 2016 级软件工程专业学生。学过的主要课程有：软件工程、计算机组成原理、数据结构、操作系统、C 语言、Java 程序设计、面向对象开发。对软件开发、嵌入式开发感兴趣，编程能力较强。积极参加挑战杯、蓝桥杯等各类技能竞赛，获得高教社杯全国大学生数学建模省级一等奖、蓝桥杯省级一等奖、中国高校计算机程序设计天梯赛省级一等奖。获得软件著作权 2 项，参加并完成校级科研项目 3 项、校级科研团队 1 项。

1.2 团队成员情况介绍

吴珊珊，计算机科学与工程学院 2016 级物联网工程专业学生。学过的主要课程有：面向对象技术、算法设计与分析、人工智能、Java 程序设计、面向对象编程。对算法设计跟软件开发很感兴趣，具有很强的代码编写跟调试能力。在校期间积极参加各类竞赛，获得软件著作权 3 项，参加并完成校级科研项目 3 项、校级科研团队 1 项。

谭朵，计算机科学与工程学院 2016 级网络与信息安全专业学生。学过的主要课程有：软件开发、面向对象技术、C 语言、Python 语言、机器学习、神经网络与深度学习。擅长 Python 语言，对算法设计感兴趣，具有很强的思维逻辑能力。在校期间积极参加各类竞赛，获得软件著作权 1 项，参加并完成校级科研项目 2 项、校级科研团队 1 项。

后新莉，计算机科学与工程学院 2016 级卓越工程专业学生。学过的主要课程有：Java 程序设计、C 语言程序设计、Python 语言、机器学习、算法设计与分析。计算机基础知识功底扎实，具有良好的编程能力，与程序设计分析能力。在校期间积极参加各类竞赛，获得软件著作权 1 项，参加并完成校级科研项目 1 项、校级科研团队 1 项。

高玮蔚，计算机科学与工程学院 2017 级计算机科学与技术专业学生。学过的主要课程有：计算机组成原理、操作系统、面向对象技术、神经网络与深度学习。对软件开发感兴趣，具有很强的程序设计能力。在校期间积极参加各类竞赛，获得软件著作权 1 项，参加并完成校级科研项目 3 项、校级科研团队 1 项。

石国勇，计算机科学与工程学院 2017 级计算机科学与技术专业学生。学过的主要课程有：Java 程序设计、C 语言程序设计、Python 语言、机器学习、算法设计与分析。计算机基础知识功底扎实，具有良好的编程能力，与程序设计分析能力。于 CCF 推荐会议 ICANN 上发表论文一篇。参加 2018 年“创青春”全国大学生创业大赛荣获甘肃赛区特等奖。

郑栋豪，计算机科学与工程学院 2017 级计算机科学与技术专业学生。学过的主要课程有：计算机组成原理、操作系统、面向对象技术、神经网络与深度学习。对软件开发、程序设计框架很感兴趣。具有很强的思维能力与实践操作能力。现已投稿 MDPA 国际期刊一篇，待审核。获得软件著作权 2 项。

杨晓飞，计算机科学与工程学院 2017 级计算机科学与技术专业学生。学过的主要课程有：Python 语言、C 语言、Java 编程语言、机器学习、深度学习、数据挖掘原理。对数据挖掘分析很感兴趣，具有很强的分析能力。于 ASCI 国际会议发表论文一篇，已被录用，被 CPCI、EI 检索。

杨洁，计算机科学与工程学院 2018 级软件工程专业学生。学过的主要课程有：RFID 射频识别技术、ZigBee 技术、大数据处理技术、知识图谱软件分析、数据挖掘原理。对面向对象编程、Java 开发框架感兴趣。参加校挑战杯荣获三等奖，参加第四届中国“互联网+”大学生创新创业大赛荣获甘肃赛区决赛优秀奖，参加 2018 年“创青春”全国大学生创业大赛荣获甘肃赛区特等奖，荣获 2018 年兰州“经开杯”大学生创新创业大赛三等奖。

二、项目方案

2.1 项目研究背景

目前关于深度神经网络的研究多是关于网络模型以及训练算法方面的研究，随着深度神经网络研究的不断深入，深度神经网络的模型及训练算法已经从开始的探索阶段逐步走向了成熟。随着神经网络规模的不断增长和网络复杂度的不断增加，传统冯诺依曼计算架构包括一些常用的加速计算处理器像是 GPU、DSP 等在处理深度神经网络时存在效率低、成本高的问题。为了能够实时的处理大规模深度神经网络，常用的高性能处理器像是 GPU、CPU 是必不可少的，但是对于像嵌入式系统设备及其它需要低功耗运算的场合中是无法使用高性能处理器的，因此关于使用专用硬件来加速神经网络计算的课题也逐渐被重视起来。

当前人工智能领域研究热度持续高涨，特别是在国务院关于印发《新一代人工智能发展规划》的通知（国发〔2017〕35 号）中，对人工智能的发展目标进行了科学描述和宏观布局。在政府和市场资本的双重推动下，中国的人工智能芯片行业正引来一个高潮，当前的人工智能正处于产业化的早期阶段，所有的国家都站在了同一条起跑线上。而中国政府从上至下给予了人工智能高度的关注，完成了一系列政策层面的顶层设计。而拥有大量的数据并对数据主权的管理以及应用场景的本土化，也必将进一步助力中国本地芯片公司的崛起。而作为扎根中国的外资企业们和奋斗科研一线的高校学者们开展共赢合作，共同助力中国人工智能产业的发展和壮大。

2.1.1 研究现状

脉冲神经网络（Spiking Neural Network, SNN）相较于传统神经网络则更像是仿生学研究的成果，而不是基于数学研究的成果。其从神经元模型到网络结构都是基于生物神经网络提出，本身就有着大量适合使用硬件实现的优点，像是脉冲神经元模型中使用的是阈值释放的工作模式等。早期的研究有像在现场可编程门阵列（Field-Programmable Gate Array, 简称 FPGA）内部设计实现了若干个具有神经元工作功能的基本单元，然后通过单元之间的互联来实现脉冲神经网络的计算；但是为了模拟实现神经元的完整功能，单位神经元的硬件资源开销太大，再加上在片内实现大规模神经元间互联的资源开销使得该设计无法在单个芯片内实现较大规模的脉冲神经网络。

后来关于使用多芯片互联来实现较大规模网络设计的研究很好的解决了该问题；但是多芯片互联的方式又引入了芯片之间数据传输带宽限制以及数据分割等新的问题。因此关于如何在单芯片内实现尽可能大规模的脉冲神经网络仍然是硬件实现脉冲神经网络的一个重点，一个研究方向就是使用模数混合的方式，模拟集成电路在模拟生物神经元时相较于数字电路有着天然优势，在模拟集成电路中可以使用较少单位的硬件资源就可以模拟实现一个完整功能的生物神经元；但是模拟集成电路受制于工艺的发展，集成度远远落后于数字集成电路，另外模拟集成电路的设计和实现难度也都远大于数字集成电路。

使用大规模数字集成电路来尽可能的实现较大规模的额脉冲神经网络是脉冲神经网络硬件计算设计的主流研究方向，这其中又以 IBM 公司推出的 TrueNorth 架构以及

TrueNorth 芯片最具有代表性。IBM 认为传统的冯·洛伊曼架构计算机在处理器与存储网络，网络的计算和存储均在芯片内部完成，避免了对外部大量数据传输带宽的需求。TrueNorth 架构中采用了事件触发机制来触发模块工作，避免了冗余操作，使得整个模块可以以相当低的功耗来处理脉冲神经网络的计算。国内关于使用大规模集成电路来模拟实现脉冲神经网络的研究以浙江大学的神经网络协处理器芯片“达尔文”为代表，“达尔文”芯片使用的是 180nm 工艺，在 5x5 平方毫米的芯片内实现了最大支持 2048 个神经元数目，支持超过 400 万个连接突触数目以及 15 个等级的突触延迟属性。综合来说，脉冲神经网络硬件实现是以仿生学的生物神经元脉冲模型为基础，最主要的特点就是具有低功耗特性。

2.1.2 研究意义

深度学习不仅在传统的语音识别、图像识别、搜索/推荐引擎、计算广告等领域证明了其划时代的价值，也引爆了整个人工智能生态向更大的领域延伸。由于深度学习的训练 (training) 和推断 (inference) 均需要大量的计算，人工智能界正在面临前所未有的计算量挑战。由于结构所限，CPU 性能近年来未能呈现如摩尔定律预测的定期翻倍，于是具有数量众多计算单元和超长流水线、具备强大并行计算能力与浮点计算能力的 GPU 成为了深度学习模型训练的标配。GPU 可以大幅加速深度学习模型的训练速度，相比 CPU 能提高更快的处理速度、更少的服务器投入和更低的功耗，并成为深度学习训练层面的实施工具标准。

但是，随着人工智能产业链的火速延伸，GPU 并不能满足所有场景上的深度学习计算任务，GPU 并不是深度学习算力痛点的唯一解。根据调查显示，各大科技巨头纷纷布局基于云计算的 FPGA 芯片，首先因为 FPGA 作为一种可编程芯片，非常适合部署于提供虚拟化服务云计算平台之中。FPGA 的灵活性，可赋予云服务商根据市场需求调整 FPGA 加速服务提供的能力。另外由于 FPGA 的体系结构，非常适合用于低延迟的流式计算密集型任务处理，相比 GPU 具备更低计算延迟的优势，能够提供更佳的消费者体验。因此，研究和开发一款高性能的具有实时数据处理能力的脉冲神经网络硬件十分必要。

2.2项目研究目标及主要内容

2.2.1研究目标

为更深入地探讨脉冲神经网络的硬件实现理论与方法，更好的应用于各种大规模数据领域中解决特定问题，瞄准人工智能芯片现实需求，从基础电路搭建到网络层面通信是神经网络芯片更具现实意义的必经之路。

本项目以脉冲神经元研究为起始，逐步扩充至神经元电路框架搭建，进而使得脉冲神经网络的硬件化实现具备实际意义。同时，整合学术研究和实践检验资源，形成完整的知识体系和经验储备，通过发表于高质量期刊论文和申请专利，并应用于相关领域的实时大数据分析，促进脉冲神经网络硬件的实用化进程。


2.2.2项目主要内容

本项目中脉冲神经网络的硬件电路实现主要分为四部分，即分段线性脉冲神经神经元的仿真电路实现、脉冲神经网络通信电路的硬件架构搭建、大规模皮层神经元实时脉冲通信硬件模拟及硬件系统的功能测试。

本着项目任务“层次递进，突出重点”的原则，我们主要开展四个层次的硬件电路深入研究与扩展，并用实验结果予以验证，层次任务划分为：（1）搭建二维分段线性脉冲神经元基础电路；（2）构建脉冲神经网络复杂通信硬件框架；（3）大规模皮层神经元实时脉冲通信硬件模拟；（4）硬件系统的功能测试。

2.2.3分段线性脉冲神经元的电路实现与动态模拟研究

（1）细化分割分段线性脉冲神经元模型的数学表达式，转换为相应的硬件元件（如加法器、乘法器等）或是执行某一具体子功能的模块（简称为子块），对拆分的元件或模块进行性能测试，进而与表达式的计算功能相对应以确保最终电路构建的正确性。分段线性脉冲神经元模型是利用数学降幂方法对神经元模型的非线性动力学特性进行近似处理，在简化数学计算的操作（计算过程转换为一次方）便于硬件设备映射的同时，也可以模拟出丰富多样的生物神经元动态特性，因而对于神经元模型的计算功能拆分是硬件电路实现的基础。当前基于脉冲神经网络的 FPGA 实现方法主要有以下两种：硬件描述性语言（常见的如 Verilog HDL、VHDL 等）；System Generator（关联




M

ab 进行配置，调用 Simulink 插件模拟实现），硬件电路处理实现如下图 1 所示。

图 1 硬件电路处理实现流程图

atl

(2) 对于电路元件和处理模块进行全局布线与优化，在逐步实现脉冲神经元电路流通的同时，要保证硬件成本、功耗、时钟频率以及系统性能达到最优，涉及到相关系数的设定和调试可以引用遗传算法（Genetic Algorithm，简称 GA），确保呈现出具备实际意义和应用前景的硬件产品。对于初步搭建的电路各功能模块参数进行设定时，因硬件实现过程中必然存在二次近似的案例实况，即对于分段线性模型某些系数由变量转换为实数值，因此要手动进行电路的局部到全局优化，对元件、布线和内部参数进行调试直至可以完整的模拟出分段线性神经元的神经计算特性。对于脉冲神经元硬件电路实现的思路导图主要分解为以下三步，分别是计算式到硬件电路的转换、复位机制电路的引入、各模块电路的整合。本研究在众多的零散的元件和子块基础之上，综合电路的各项性能指标要求进行电路布线和参数调试；同时考虑到神经元模型的实用性，加入复位机制以便实现脉冲处理过程中的调节作用。最后，整合各模块电路的布局及功能运行，改良引脚布线和功能区划分，争取达到全局最优，形成完备的分



段线性脉冲神经元电路如下图 2 所示。

图 2 神经元电路实现操作流程

2.2.4 脉冲神经网络通信电路的硬件架构实现研究

根据脉冲神经元空间结构灵活多变的特点，脉冲训练增强了处理时空数据的能力，空间指的是神经元仅与附近的神经元连接，这样可以分别处理输入块。时间指脉冲训练随着时间而发生，这样在二进制编码中丢失的信息可以在脉冲的时间信息中重新获取。脉冲神经网络的结构如下图 3 所示。在向生物机制仿真的同时，也具备整体框架实现的硬件结构自适应，初步尝试结构可变的硬件实现机制，进一步推动脉冲神经网络硬件实现结构自适应的研究依据。




图 3 脉冲神经网络结构

(1) 为了实现脉冲神经网络的通信电路构建，本项目首先完成第一个核心目标，即神经元电路的硬件实现，层次递进，提供网络层面通信的硬件支撑；随后，在本实验中进行整个网络层面通信的扩展，配置相应的脉冲转换器、拓扑结构、存储器，输出较为成熟的脉冲神经网络硬件通信系统，如下图 4 所示。




图 4 脉冲神经网络硬件通信系统

(2) 根据生物神经元发放、传输和处理过程中的时延特性，引入延时变量 (T)，在硬件电路中加入延时器用以实现，使得脉冲神经网络的电路实现更具生物真实性，同时在 EEG 模式聚类中同样体现出延时特性的现实意义，可以解决一定领域的实际问题。

2.3 大规模皮层神经系统实时脉冲动态模拟

对于搭建好的分段线性神经元电路要进行动态特性的验证，通过调节不同的系统参数来观察输出结果是否能够展现丰富的神经计算特性。分段线性神经元可以模拟多种皮层神经元的脉冲与簇放电行为，典型的有 RS 神经元、IB 神经元、CH 神经元、FS 神经元、LTS 神经元、LS 神经元等。

下图 5 中给出 RS 神经元（鼠的初级视皮层第 5 层锥状神经元）的脉冲与簇放电行为，其中左边的脉冲序列为生物神经元的测试数据，右边为分段线性脉冲神经元模型的模拟结果。本实验中需要不断地调节参数完成神经计算特性的动态模拟过程，通过硬件实际输出与算法软件模拟结果的对比，能够更有效的展示硬件实现的有效性，若有偏差，也可以及时修正电路进行完善。




图5 RS神经元(生物皮层神经元数据由 E. M. Izhikevich 提供)

2.4 硬件系统的测试

由于本实验中扩展了脉冲神经网络基础算法的通信功能模块，出发点是为了更好地体现出硬件系统的生物真实性以及实时高效处理问题的能力，但本项目硬件系统的高质量产出和高性能运行首先是要保证其正确性，因此在本实验中要结合拓扑结构、系统参数进行一系列的功能测试，将实验结果与软件模拟实况相对比，进而调节硬件结构框架。

本项目采取控制变量法进行硬件系统功能测试，主要调试的模块有：神经元电路模拟、神经网络通信重构和皮层神经系统仿真。同时，各模块内部又有多个参数需要进行性能验证，一并采用控制变量法，对其逐一完成硬件系统的功能测试。若调试某一参数系统出现误差过大、死机或其他偏差情况，则针对当前模块进行改良和优化，直至错误情况消失。




图6 硬件系统功能测试流程

2.5 项目创新特色概述

本项目研究基于 FPGA 的脉冲神经网络硬件实现方法，实现具有可扩展、可重构的脉冲神经网络处理器。此外，研究基于脉冲神经网络硬件的二维分段线性脉冲神经元基础电路，提高脉冲神经网络的处理能力。因此，本项目的创新性包括：

- (1) 实现了分段线性脉冲神经神经元的仿真电路实现。
- (2) 对基于脉冲神经网络的 FPGA 硬件实现进行探究与构建，通过搭建基础的单神经元电路扩展至深层的脉冲神经网络。
- (3) 进行了大规模皮层神经元实时脉冲通信硬件模拟。

2.6 项目研究技术路线

本研究项目，从技术的层面展开为（1）二维分段线性脉冲神经元电路的研究，（2）脉冲神经网络的硬件实现，（3）大规模皮层神经元电路的仿真三个方面，具体内容如图7所示：




图7 项目技术路线

2.7 研究进度安排

第一阶段（2018.11--2018.12）研究准备阶段：

阶段达成目标：掌握现行研究成果，确定研究目标。

研究阶段内容：团队建设确定分工，环境搭建，项目可行性调研。

第二阶段（2018.12--2019.10）研究实施阶段：

阶段达成目标：研究获得基于 FPGA 的脉冲神经网络的硬件实现方法。

研究阶段内容：

① 基于 FPAG 的分段线性脉冲神经元仿真电路的研究实现。

② 对基于脉冲神经网络的 FPGA 硬件实现进行探究与构建，通过搭建基础的单神经元电路扩展至深层的脉冲神经网络。

③ 实现基于 FPGA 的大规模皮层神经元实时脉冲通信硬件模拟。

④ 硬件系统的测试。

第三阶段（2019.10--2019.11）研究结题阶段：

阶段达成目标：系统整理研究成果。

研究阶段内容：完成各类论文、专利的撰写。

2.8 项目组成员分工

2.8.1 李欣悦负责项目的统筹工作，并与吴珊珊负责二维分段线性脉冲神经元的探索与研究。

2.8.2 后新莉、石国勇负责基于脉冲神经网络反馈机制的 FPGA 硬件实现进行探究与构建，通过搭建基础的单神经元电路扩展至深层的脉冲神经网络通信，进而结合学习算法，构建出具备反向传播的神经网络硬件电路。

2.8.3 谭朵、郑栋豪、杨晓飞负责对基于 FPGA 的大规模皮层神经元的硬件模拟实现。

2.8.4 高玮蔚、杨洁负责实现对硬件系统的测试。

三、学校提供条件

- 3.1 资源支撑：学校拥有丰富的图书馆资源和数据库资源，并配备专业的指导教师进行指导。学院提供硬件设施齐全的实验室，包括开发使用的电脑、两套 Xilinx 公司开发的 Virtex-7 FPGA VC707 开发板等硬件设施，有效的保障了本项目的顺利开展及实施。
- 3.2 经费支持：学校提供部分的科研经费予以实验支持，学院配套相应的经费予以鼓励支撑。
- 3.3 政策鼓励：学校鼓励科研研究，并开展“大学生实践创新训练计划”活动。与此同时，通过与甘肃阳光智家网络科技有限责任公司达成的“产学研”战略合作，利于培养创新型学生，提高创新人才的素质。
- 3.4 过程保障：学校将联合学院进行阶段性检查，适时监督项目的实施情况、科研进度和成果保障，加强学生的学习交流。

四、预期成果

- 4.1 基于 FPGA 的二维分段线性方法及脉冲神经元的硬件实现。
- 4.2 撰写基于脉冲神经网络反馈机制的 FPGA 硬件实现进行探究与构建的论文，并投高质量期刊或国际会议以作检验。
- 4.3 撰写本项目中相关专利技术点的发明型专利交底书，并投于国家知识产权局进行审核认证。
- 4.4 参加互联网+、软件程序设计、挑战杯等竞赛，将相应的科研项目推进和竞赛良好结合，通过实际检验，促使项目高效有序的完成，获得奖项以作鼓励。

五、经费预算

总经费（元）	50000	财政拨款（元）	45000	学校拨款（元）	5000
--------	-------	---------	-------	---------	------

注：总经费、财政拨款、学校拨款由学校按照有关规定核定数目进行填写

项目经费支出具体如下：


- 5.1 支出名称：设备资料与技术交流
支出内容：①设备、书籍等资料费；②邀请技术与双创专家开展讲座；③支持发表学术论文；④鼓励学生参与软件竞赛和技术交流
经费预算：5000 元
- 5.2 支出名称：技术培训与成果研发
支出内容：①支持发表学术论文，参加学术会议和相关技术培训；②鼓励学生参与软件竞赛和技术交流；③支持专利、软件著作权申请
经费预算：15000 元
- 支出名称：成果培养与应用推广
支出内容：①支持发表学术论文；②鼓励学生参与各类学科竞赛；③支持专利、软件著作权申请；④进行成果的总结和宣传推广
经费预算：20000 元
- 5.3 支出名称：应用推广与科研交流
支出内容：①支持发表学术论文；②专题会议学习与资深专家交流
经费预算：10000 元

六、导师推荐意见

本项目结合FPGA技术及脉冲神经网络，研究脉冲神经网络；FPGA实现方法，具有理论价值和实用前景，项目人员具备完成该项目之专业知识和能力，同意推荐！

签名：商慧子
2019年4月25日

七、院系推荐意见



院系负责人签名：



八、学校推荐意见：

同意推荐

学校负责人签名：



学校公章



2019年5月5日